495964017 — ИНФОРМПРОЕКТ ГРУПП
Картотека документов

Электронный фонд правовой
и нормативно-технической документации

IEC 63011-2-2018 Integrated circuits - Three dimensional integrated circuits - Part 2: Alignment of stacked dies having fine pitch interconnect Интегральные схемы - Трехмерные интегральные схемы - Часть 2: Выравнивание стеков чипов с тонким шагом межсоединений

Загрузка документа...
Название документа
IEC 63011-2-2018 Integrated circuits - Three dimensional integrated circuits - Part 2: Alignment of stacked dies having fine pitch interconnect Интегральные схемы - Трехмерные интегральные схемы - Часть 2: Выравнивание стеков чипов с тонким шагом межсоединений
Статус
Скрыто
Дата принятия
Скрыто
Дата начала действия
Скрыто

Документ «IEC 63011-2-2018» охватывает стандарты для трехмерных интегральных схем, с особым акцентом на выравнивание сложенных чипов с мелкопитчевыми соединениями. Основное назначение документа заключается в определении методов и требований для обеспечения корректного позиционирования и соединения элементов, что критически важно для повышения надежности и производительности трехмерных интегральных схем. Сфера применения охватывает производителей полупроводников, специалистов по разработке и тестированию, а также лаборатории, занимающиеся проверкой качества.

Ключевыми аспектами стандарта являются методы выравнивания, параметры измерений и требования к точности соединений между слоями. В документе описаны детализированные процедуры, направленные на минимизацию рисков ошибок при соединении, а также обеспечивается соответствие критериям качества, установленным для сложных интегральных систем. Важное внимание уделяется обязательным тестам и параметрам, включая проверку на механическое смещение и электрические характеристики соединений.

Технические детали, включая условия испытаний и классификации, описываются в контексте различных типов 3D-структур, где рассматриваются измеряемые величины, такие как электрическое сопротивление и механическая устойчивость. Данный стандарт также оформляет рекомендации по выбору механических и электрических свойств материалов, используемых для соединения чипов, на основе признанных международных практик. Это создает основу для формирования стандартизованных процессов в производстве ограниченных по масштабу интегральных схем.

Целевой аудиторией документа являются производители полупроводников, экспериментальные лаборатории, а также органы контроля, заинтересованные в проведении испытаний и сертификации продукции. Стандарт служит важным инструментом для обеспечения согласованности и доверия в отрасли, что делает его незаменимым для профессионалов, занимающихся проектированием и реализацией 3D-микросхем.

Практическое значение стандарта заключается в его влиянии на безопасность, качество и совместимость разрабатываемой электроники. Соблюдение его требований позволяет снизить вероятность промысловых ошибок и повысить надежность готовых изделий, что в свою очередь поддерживает высокие стандарты охраны труда на производственных мощностях. В случае наличия изменений или дополнений в новом издании, ключевым является обновление рекомендаций по проверке и коррекции процедур выравнивания, что отражает развитие технологий и требование к стабилизации производственного процесса.

Описание документа носит справочный характер, достоверность этого материала не гарантируется.

Чтобы получить полный доступ к этому и другим документам, приобретайте доступ к Информационной сети «Техэксперт» - лидеру в области комплексного обеспечения предприятий нормативно-технической документацией.

Нормативно-техническая документация (ГОСТ, СНиП, ГН, Р, ГЭСН и др.)
Нормативно-правовые акты органов государственной власти (законы, законопроекты, постановления)
Технологическая документация (чертежи, схемы и др.)
Аналитические материалы
Классификаторы и словари
Справочная информация
Все документы и информация о них
доступны в системах «Техэксперт» и «Кодекс»

Возможно вас заинтересуют

PDF IEC 63011-1-2018 Integrated circuits - Three dimensional integrated circuits - Part 1: Terminology Интегральные схемы - Трехмерные интегральные схемы - Часть 1: Терминология PDF IEC 63004-2015 Standard for receiver fixture interface Стандарт для интерфейса приемного устройства PDF IEC 63003-2015 Standard for the common test interface pin map configuration for high-density, single-tier electronics test requirements utilizing IEEE Std 1505 Стандарт для конфигурации общего интерфейса тестирования pin-карты для высокой плотности, однорядного электронного тестирования требований с использованием IEEE Std 1505 PDF IEC 63011-3-2018 Integrated circuits - Three dimensional integrated circuits - Part 3: Model and measurement conditions of through-silicon via Интегральные схемы - Трехмерные интегральные схемы - Часть 3: Условия моделирования и измерения сквозных через-кремниевых отверстий PDF IEC 63026-2019 Submarine power cables with extruded insulation and their accessories for rated voltages from 6 kV (Um = 7,2 kV) up to 60 kV (Um = 72,5 kV) - Test methods and requirements Кабели подводной передачи энергии с экструдированной изоляцией и их аксессуары для номинальных напряжений от 6 кВ (Um = 7,2 кВ) до 60 кВ (Um = 72,5 кВ) – Методы испытаний и требования PDF BS IEC 63038-2016